1/5/1 (Item 1 from file: 351)
DIALOG(R)File 351:Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

012310325 **Image available**
WPI Acc No: 1999-116431/ 199910

XRPX Acc No: N99-086020

Encoder for run length limited (RLL) symbol row used as recording symbol corresponding to magneto-optical disc - has control symbol inserting circuit which inserts displaced bit row, with which control symbol of selected bit pattern of run length is replaced, to RLL symbol row

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 10340543 A 19981222 JP 97163935 A 19970620 199910 B

Priority Applications (No Type Date): JP 9789702 A 19970408

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 10340543 A 17 G11B-020/14

Abstract (Basic): JP 10340543 A

NOVELTY - A control symbol selector alternately chooses the bit pattern of the control symbol of a bit length. The control symbol of the selected bit pattern is replaced with a displaced bit row. A control symbol acquisition stage inserts the displaced bit row to a RLL symbol row. DETAILED DESCRIPTION - The bit contents of the displaced bit row of a bit length are positioned before or after the insertion position of a control symbol for digital sum value (DSV). An identification circuit identifies the bit contents of predetermined symbol positioned in the displaced bit row or symbol row. The DSV control protects the limitation of the RLL symbol row based on the identified bit contents. The displaced bit row, with which the control symbol of selected bit pattern is replaced, is inserted to the RLL symbol row.INDEPENDENT CLAIMS are included for the following:decoder; encoding method; decoding method.

USE - For RLL symbol row used as recording symbol corresponding to magneto-optical disc.

ADVANTAGE - Ensures high density recording since lower redundancy is obtained when DSV control code is inserted as a redundant bit. Performs decompression of RLL symbol row before DSV control even without performing complicated process. DESCRIPTION OF DRAWING(S) - The figure shows an explanatory drawing showing the concept of the DSV control code.

Dwa.1/10

Title Terms: ENCODE; RUN; LENGTH; LIMIT; RLL; SYMBOL; ROW; RECORD; SYMBOL; CORRESPOND; MAGNETO-OPTICAL; DISC; CONTROL; SYMBOL; INSERT; CIRCUIT; INSERT; DISPLACE; BIT; ROW; CONTROL; SYMBOL; SELECT; BIT; PATTERN; RUN; LENGTH; REPLACE; RLL; SYMBOL; ROW

Derwent Class: T03; U21; W04

International Patent Class (Main): G11B-020/14

International Patent Class (Additional): G11B-011/10; H03M-007/46

File Segment: EPI

1/5/2 (Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

06057443 **Image available**

ENCODING DEVICE, DECODING DEVICE, ENCODING METHOD AND DECODING METHOD THEREFOR

PUB. NO.: 10-340543 A]

PUBLISHED: December 22, 1998 (19981222)

INVENTOR(s): KAWASE KIMITAKA

- - - h

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 09-163935 [JP 97163935] FILED: June 20, 1997 (19970620)

INTL CLASS: [6] G11B-020/14; G11B-011/10; H03M-007/46

JAPIO CLASS: 42.5 (ELECTRONICS -- Equipment); 42.4 (ELECTRONICS -- Basic

Circuits)

JAPIO KEYWORD: R138 (APPLIED ELECTRONICS -- Vertical Magnetic &

Photomagnetic Recording)

ABSTRACT

PROBLEM TO BE SOLVED: To promote high density recording by keeping restriction on a set minimum run (d) and maximum run (k), inserting a digital sum value(DSV) control code by a number of bits having redundancy as less as possible and performing DSV control.

SOLUTION: In encoding processing for inserting a DSV control code into a (d, k) run length limited RLL code string for performing DSV control, the (m) bit DSV control code of a bit pattern, for keeping the (d, k) limit and performing DSV control, is substituted for the bit pattern of a bit string to be substituted having (a) bits forming the original (d, k) RLL code string and the substantial redundancy of DSV control is made to be (m-a) bits. At the time of decoding processing for acquiring the (d, k) RLL code of released DSV control, the substituted bit selected by the corresponding information of the (m) bit DSV control code bit pattern to the (a) bit substituted string bit pattern is inserted into the (d, k) RLL code string and the control code is removed.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-340543

(43)公開日 平成10年(1998)12月22日

(51) Int.Cl. ⁸		識別記号	F I		
G11B	20/14	3 4 1	G11B	20/14	3 4 1 A
	11/10	586		11/10	586F
H 0 3 M	7/46		H03M	7/46	

審査請求 未請求 請求項の数6 〇L (全17頁)


		HI TECHINA	Anna markozko ob (er. 11 jg)
(21)出願番号	特願平9-163935	(71)出願人	000002185
(22)出願日	平成9年(1997)6月20日		ソニー株式会社
(22) 山崎村口	平成 9 1/2 (1991) 6 月20日	(72)発明者	東京都品川区北品川6丁目7番35号 川瀬 公崇
(31)優先権主張番号	特願平9-89702	(1-/)2/1	東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平9 (1997) 4月8日	1	一株式会社内
(33)優先權主張国	日本 (JP)	(74)代理人	介理士 脇 篤夫 (外1名)
		1	
			÷
•			
		I	

(54) 【発明の名称】 エンコード装置、デコード装置、エンコード方法、及びデコード方法

(57)【要約】

【課題】 DSV制御が行われたRLL符号として、(d, k)制限を守ったうえで、できるだけ冗長度が低くなるようにする。

【解決手段】 (1,7) R L L 符号列の被置換ビット列B P 2 (3 ビット)を、(d,k) 制限を守るための所定規則に従って選択した、(6 ビットのビットパターンのD S V 制御コードB P 1 に置き換えるようにしてD S V 制御を行うことで、実質的にD S V 制御のために挿入される冗長ビットが (3 ビットで済むようにする。



【特許請求の範囲】

【請求項1】 (d, k) ランレングスリミテッド符号 列 (d は最小ラン数、k は最大ラン数を示す) に対して デジタルサムバリュー制御を施すためのエンコード装置 において、

1

上記 (d, k) ランレングスリミテッド符号列における、デジタルサムバリュー制御のための制御符号の挿入位置の直前又は直後に位置する a ビット長の被置換ビット列のビット内容と、当該被置換ビット列の前方又は後方に位置する所定の符号又は符号列のビット内容を識別可能なビット内容離別手段と、

上記ビット内容識別手段の識別結果に基づいて、(d,k) ランレングスリミテッド符号列としての最小ラン数 d 及び最大ラン数 k の制限を守りながらデジタルサムバリュー制御を実現することのできる、m(ただしm>a) ビット長の制御符号のビットパターンを択一的に選択する制御符号選択手段と、

上記制御符号選択手段により選択されたビットパターンの制御符号を、上記被置換ビット列と置き換えるようにして上記(d, k) ランレングスリミテッド符号列に対して挿入する制御符号挿入手段と、

を備えていることを特徴とするエンコード装置。

【請求項2】 上記制御符号選択手段は、(d, k) ランレングスリミテッド符号列としての最小ラン数 d 及び 最大ラン数 k の制限を守りながらデジタルサムバリュー制御を実現することのできる制御符号のビットパターンが複数存在する場合には、これら複数のビットパターンのうち、反転制御を示すビットの数が最も少ないビットパターンを選択するように構成されていることを特徴とする請求項1に記載のエンコード装置。

【請求項3】 デジタルサムバリュー制御の解除された (d, k) ランレングスリミテッド符号列を得るためのデコード装置において、

(d, k) ランレングスリミテッド符号列に挿入されているデジタルサムバリュー制御のためのmビット長の制御符号のビットパターンと、上記制御符号挿入前の元の(d, k) ランレングスリミテッド符号列を形成する a (ただし a < m) ビット長の置換ビット列のビットパターンとを対応させた対応情報が格納された対応情報格納領域と、

(d, k) ランレングスリミテッド符号に挿入されている上記制御符号のビットパターンを識別する制御符号識別手段と、

上記対応情報を参照して、上記制御符号識別手段により 識別した制御符号のビットパターンに対応する置換ビット列のビットパターンを選択する置換ビット列選択手段 と

上記置換ビット列選択手段により選択されたビットパターンの置換ビット列を上記制御符号と置き換えるようにして、上記(d, k) ランレングスリミテッド符号列に

対して挿入する置換ビット挿入手段と、

を備えていることを特徴とするデコード装置。

【請求項4】 (d, k) ランレングスリミテッド符号 列に対してデジタルサムバリュー制御を施すためのエンコード方法において、

上記 (d, k) ランレングスリミテッド符号列における、デジタルサムバリュー制御のための制御符号の挿入位置の直前又は直後に位置する a ビット長の被置換ビット列のビット内容と、当該被置換ビット列の前方又は後方に位置する所定の符号又は符号列のビット内容を識別するビット内容識別処理と、

上記ビット内容識別処理の識別結果に基づいて、(d,k) ランレングスリミテッド符号列としての最小ラン数d及び最大ラン数kの制限を守りながらデジタルサムバリュー制御を実現することのできる、m(ただしm>a) ビット長の制御符号のビットパターンを択一的に選択する制御符号選択処理と、

上記制御符号選択処理により選択されたビットパターンの制御符号を、上記被置換ビット列と置き換えるように して上記 (d, k) ランレングスリミテッド符号列に対して挿入する制御符号挿入処理と、

を実行するように構成されていることを特徴とするエン コード方法。

【請求項5】 上記制御符号選択処理は、(d, k) ランレングスリミテッド符号列としての最小ラン数 d 及び最大ラン数 k の制限を守りながらデジタルサムバリュー制御を実現することのできる制御符号のビットパターンが複数存在する場合には、これら複数のビットパターンのうち、反転制御を示すビットの数が最も少ないビット30 パターンを選択するように処理を実行することを特徴とする請求項 4 に記載のエンコード方法。

【請求項6】 デジタルサムバリュー制御の解除された (d, k) ランレングスリミテッド符号列を得るための デコード方法において、

(d, k) ランレングスリミテッド符号列に挿入された デジタルサムバリュー制御のためのmビット長の制御符 号のビットパターンと、上記制御符号挿入前の元の

(d, k) ランレングスリミテッド符号列を形成する a (ただし a < m) ビット長の置換ビット列のビットパタ - ンとを対応させた対応情報を所定の格納領域に格納しておき

(d, k) ランレングスリミテッド符号に挿入されている上記制御符号のビットパターンを識別する制御符号識別処理と、

上記対応情報を参照して、上記制御符号識別手順により 識別したビットパターンの制御符号に対応する置換ビット列のビットパターンを選択する置換ビット列選択処理 と、

上記置換ビット列選択手順により選択されたビットパタ 50 一ンの置換ビット列を上記制御符号と置き換えるように

して、上記 (d, k) ランレングスリミテッド符号列に 対して挿入する置換ビット挿入処理と、

を実行するように構成されていることを特徴とするデコ ード方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、(d, k) ランレングスリミテッド符号列に対してデジタルサムバリュー制御を施すためのエンコード装置/エンコード方法、及びデジタルサムバリュー制御の解除された(d, k) ランレングスリミテッド符号列を得るためのデコード装置/デコード方法に関する。

[0002]

【従来の技術】例えばディスクメディアに適合して記録 再生を行うための変調符号としてランレングスリミテッ ド (R L L : Run Length Limited) 符号が知られてい る。このRLL符号は高密度記録に適していることか ら、例えば高密度光磁気ディスクに対応した記録符号と して採用して好適とされる。このようなRLL符号は、 最小ランdと最大ランkが所定となるように制限されて おり、設定された最小ランdと最大ランkの制限に従っ てデジタル信号列を変調することにより生成される。な お、「ラン」とは'0'と'1'の2値による符号列に おいて、'1'と'1'との間に連続する'0'の数を いう。従って、なお、本明細書では所定の上記最小ラン dと最大ランkの制限に基づいて生成されたRLL符号 について(d, k)RLL符号と表記する。例えば最小 ランd=1、最大ランk=7と定められたRLL符号で あれば、(1,7) RLL符号と表記する。また、最小 ランdと最大ランkの制限については、以降、「(d, k) 制限」ということにする。

【0003】ところで、DSV(Digital Sum Value) 制御を行っていないRLL符号をそのまま記録再生に用いた場合には、符号列の直流成分あるいは低域成分によって基準レベルのふらつきなどによる読み出しエラーや、記録再生時におけるサーボエラー信号の変動が起き易く、信頼性の高い記録再生動作が望めない。そこで、RLL符号を実際に記録符号として用いるには、DSV制御を施して、符号列の直流成分あるいは低域成分を減少させることが必要となる。

【0004】このようなRLL記録符号に対してDSV制御を行う方法としては、例えば所定ビット数のDSV制御コード(冗長ビット)をRLL符号列における所要の位置に対し挿入することが考えられる。このとき、挿入されるDSV制御コードのビットパターンは、RLL符号列における挿入位置前後のビット値の状態に応じて適切とされるパターンが決定される。また、この際にはRLL記録符号の(d, k)制限を守ることのできるDSV制御コードのビットパターンが決定される。そして、上記のようにしてDSV制御コードが挿入されたR

LL符号列に対して例えばNRZI (Non Return to Zero Inverted) 変調を行う際には、挿入されたDSV制御コードによって、その前後のRLL符号列の反転/非反転が制御されることになるが、これにより、RLL符号列のDSV値ができるだけOとなるように制御されることでDSV制御が実現される。

[0005]

【発明が解決しようとする課題】ところで、高密度記録を促進するという観点によれば、データに対する冗長度10 はできるだけ低いことが要求される。従って、上記のようにして冗長ビットであるDSV制御コードを挿入することによってRLL符号に対するDSV制御を行う場合には、できるだけDSV制御コードを形成するビット長を短くして高密度記録化の促進を妨げないことが要求される。

[0006]

【課題を解決するための手段】そこで本発明は上記した課題を解決するため、(d, k)RLL符号としての所定の(d, k)制限を守ったうえで、できるだけ冗長度の少ないビット数によるDSV制御コードの挿入によってDSV制御が実現されるようにして、高密度記録の促進が図られるようにすることを目的とする。

【0007】このため、(d, k) ランレングスリミテ ッド符号列(dは最小ラン数、kは最大ラン数を示す) に対してデジタルサムバリュー制御を施すためのエンコ ード装置において、(d, k)ランレングスリミテッド 符号列におけるデジタルサムバリュー制御のための制御 符号の挿入位置の直前又は直後に位置するaビット長の 被置換ビット列のビット内容と、当該被置換ビット列の 前方又は後方に位置する所定の符号又は符号列のビット 内容を識別可能なビット内容識別手段と、このビット内 容識別手段の識別結果に基づいて、(d,k)ランレン グスリミテッド符号列としての最小ラン数d及び最大ラ ン数kの制限を守りながらデジタルサムバリュー制御を 実現することのできる、m(ただしm>a) ビット長の 制御符号のビットパターンを択一的に選択する制御符号 選択手段と、この制御符号選択手段により選択されたビ ットパターンの制御符号を、被置換ビット列と置き換え るようにして(d, k)ランレングスリミテッド符号列 40 に対して挿入する制御符号挿入手段と備えて構成するこ ととした。

【0008】また、デジタルサムバリュー制御の解除された(d, k) ランレングスリミテッド符号列を得るためのデコード装置において、(d, k) ランレングスリミテッド符号列に挿入されているデジタルサムバリュー制御のためのmビット長の制御符号のビットパターンと、制御符号挿入前の元の(d, k) ランレングスリミテッド符号列を形成するa(ただしa<m) ビット長の置換ビット列のビットパターンとを対応させた対応情報50 が格納された対応情報格納領域と、(d, k) ランレン

グスリミテッド符号に挿入されている制御符号のビットパターンを識別する制御符号識別手段と、対応情報を参照して、上記制御符号識別手段により識別した制御符号のビットパターンに対応する置換ビット列のビットパターンを選択する置換ビット列選択手段と、置換ビット列を制御符号と置き換えるようにして、(d, k) ランレングスリミテッド符号列に対して挿入する置換ビット挿入手段と備えて構成することとした。

【0009】また、(d, k) ランレングスリミテッド 符号列に対してデジタルサムバリュー制御を施すための エンコード方法において、(d,k)ランレングスリミ テッド符号列における、デジタルサムバリュー制御のた めの制御符号の挿入位置の直前又は直後に位置する a ビ ット長の被置換ビット列のビット内容と、当該被置換ビ ット列の前方又は後方に位置する所定の符号又は符号列 のビット内容を識別するビット内容識別処理と、このビ ット内容識別処理の識別結果に基づいて、(d,k)ラ ンレングスリミテッド符号列としての最小ラン数 d 及び 最大ラン数kの制限を守りながらデジタルサムバリュー 制御を実現することのできる、m (ただしm>a) ビッ ト長の制御符号のビットパターンを択一的に選択する制 御符号選択処理と、この制御符号選択処理により選択さ れたビットパターンの制御符号を被置換ビット列と置き 換えるようにして (d, k) ランレングスリミテッド符 号列に対して挿入する制御符号挿入処理とを実行するよ うに構成することとした。

【0010】更に、デジタルサムバリュー制御の解除さ れた(d, k) ランレングスリミテッド符号列を得るた めのデコード方法において、(d,k)ランレングスリ ミテッド符号列に挿入されたデジタルサムバリュー制御 のためのmビット長の制御符号のビットパターンと、制 御符号挿入前の元の (d, k) ランレングスリミテッド 符号列を形成するa (ただしa < m) ビット長の置換ビ ット列のビットパターンとを対応させた対応情報を所定 の格納領域に格納しておき、(d, k)ランレングスリ ミテッド符号に挿入されている制御符号のビットパター ンを識別する制御符号識別手順と、上記対応情報を参照 して、制御符号識別手順により識別したビットパターン の制御符号に対応する置換ビット列のビットパターンを 選択する置換ビット列選択手順と、この置換ビット列選 択手順により選択されたビットパターンの置換ビット列 を制御符号と置き換えるようにして、上記(d, k) ラ ・ンレングスリミテッド符号列に対して挿入する置換ビッ ト挿入手順とを実行するように構成することとした。

【0011】上記構成によれば、DSV制御を行うためにDSV制御コードを(d, k) RLL符号列に対して挿入するエンコード処理時には、元の(d, k) RLL符号列を形成するaビットの被置換ビット列のビットパターンを、例えば(d, k) 制限を守ったうえでDSV

制御を実現することのできるビットパターンを有するm ビットのDSV制御コードに置き換えるようにされる が、これにより、DSV制御コードとしての実質的な冗 長度はm-aビットと見なすことができる。

6

【0012】また、DSV制御が解除された(d, k)RLL符号を得るためのデコード処理時には、例えばmビットのDSV制御コードのビットパターンとaビットの置換ビット列のビットパターンとを対応させた対応情報を用意し、この対応情報を参照して選択した置換ビット列のビットパターンを、DSV制御コードと置き換えるようにして(d, k)RLL符号列に挿入することでDSV制御コードが除去された(d, k)RLL符号列を得ることが可能になる。

[0013]

にされる。

【発明の実施の形態】以下、図1~図10を参照して本発明の実施の形態について説明する。なお、以降の説明においては、記録符号化方式として、(1,7)RLL変調方式及びNRZL変調を採用しているものとして説明する。(1,7)RLL変調方式では最小ランd=1、最大ランk=7が規定されている。つまり(d,k)制限として、'1'と'1'との間の'0'の数が、最小で1つ~最大で7つまでの範囲内にあるべきことが規定される。また、NRZL変調ではRLL符号列のビット値が'1'のときにのみ符号を反転するようにして変調を行う。なお、NRZL変調されることを前提として、(1,7)RLLでは'1'が連続しないよう

【0014】また、以降の説明は次の順序で行うこととする。

O (1. RLL符号に対して行うDSV制御の概念)

(2. 本発明に至った経緯)

(3. 本実施の形態のDSV制御コード)

< 3 - a . 本実施の形態のDSV制御コードの概念> < 3 - b . DSV制御コード変換テーブル>

(4. エンコーダの構成及び信号処理動作)

(5. デコーダの構成及び信号処理動作)

【0015】(1. RLL符号に対して行うDSV制御の概念)まず、RLL符号に対して行われるDSV制御の基本的な概念について説明する。ここでいうDSV制の基本的な概念について説明する。ここでいうDSV制の 御とは、RLL変調された符号列に対してDSV制御コードを挿入することにより、例えばNRZI変調後の符号状態として、符号列のDSV値が0に近くなるようにデータ列の反転、非反転を制御するものである。

【0016】図9(a)には、RLL変調された符号列として(1, 7) RLL符号が示されている。ここで、図9(a)の符号列において矢印に示す位置が、DSV制御コードを挿入するための位置であるとする。上記挿入位置に対して、例えば図9(b)に示すように、4 ビット長によるDSV制御コードを挿入したとする。この図においては、[0101]のビットパターンによるD

20 3.

SV制御コードが挿入されている。そして、図9(b) に示す(1.7) RLL符号列についてNRZ L変調を 行った場合には、図9 (c) に示す信号パターンが得ら れることになるが、ここでは、DSV制御コードのビッ トパターン内に、反転制御符号としての'1'が2つ存 在するために、DSV制御コードが挿入された区間内に おいて符号が2回反転される結果、DSV制御コードの 後のデータ列は非反転制御されたことになる。つまり、 DSV制御コードとしてそのビットパターン内に'1' が偶数個存在する、もしくは'1'が存在せずにすべて 10 '0'とされるものは非反転制御機能を有することにな る。これに対して、DSV制御コードとしてそのビット パターン内に'1'が奇数個存在するものについては反 転制御機能を有することになる。例えば図示しないが、 図9 (a) に示す (1, 7) RLL符号列に対して、D SV制御コードとして、例えば [0001] のように '1'が1個(奇数個)存在するビットパターンを挿入 した場合には、DSV制御コードの後のデータ列は図9 (b) に示す波形パターンが反転することになって、反 転制御が行われることになる。

【0017】(2.本発明に至った経緯)次に、上記したようなRLL符号に対するDSV制御方法を背景として、本発明に至った経緯について図10を参照して説明する。

【0018】DSV制御コードの挿入によって常に(d, k)制限が守られるようにしてDSV制御を実現するには、例えばDSV制御コードのビットパターンとして次の条件を満たすことが必要となる。

「DSV制御コードが挿入された状態のもとで、このDSV制御コードと、その前後の符号列号との連結関係に 30 おいて (d, k) 制限を守ることのできるビットパターンを有すること」・・・ [第1の条件]

また、上記第1の条件を満たすためには、次に記す条件 が満足されていることが前提となる。

「すくなくとも、DSV制御コード自身がRLL符号としての(d, k)制限を守ることのできるビットパターンを有していること」・・・[第2の条件]

【0019】そこで、例えば(1,7)RLL符号に対してDSV制御を行うのに、図9の説明のようにして単に所定ビット長より成る冗長ビットとしてのDSV制御コードを挿入する方法を採った場合について考察してみる。この場合には、結果として、上記記第1の条件を常に満たすことのできる DSV制御コードとしては少なくとも4ビットが必要とされ、3ビット以下では、上記(d,k)制限を守ることができない場合が発生するのであるが、この根拠について図10を参照して説明する。

【0020】なお、本明細書ではRLL符号の(d, おいて'0'が6回連続している状態であると、挿入さk)制限を守ったうえでDSV制御が行われる状態を れたDSV制御コードを含めて'0'が8回以上連続す「完全DSV制御」、DSV制御のためのDSV制御コー50 ることを避けられず、従って第1の条件を満たすことが

ードが挿入された状態ではRLL符号としての(d,k) 制限が守られない場合が発生するような状態を「不完全DSV制御」ともいうことにする。完全DSV制御

の状態では、DSV制御コードとして前述した第1の条件が満たされ、不完全DSV制御の状態では第1の条件が満たされていないことになる。

【0021】図10(a)にはDSV制御前の状態の(1 7) PLL 第4回が示されている。ここでは

(1,7) RLL符号列が示されている。ここでは、図 10 (a) に示す (1,7) RLL符号列において連続しているビットA, B間に対してDSV制御コードを挿入するものとする。図 10 (b) には、上記ビットA, B間に挿入し得るとされるDSV制御コードの候補として、ビットA, Bのビット値及び反転/非反転のDSV制御種別の条件ごとに、少なくとも第2の条件を満足しているDSV制御コードのビットパターンが示されている。また、図 10 (b) ではDSV制御コードのビット 長として 2 ビット、3 ビット、3 ビット、4 ビットの場合についてそれぞれ説明す

【0022】ここで、(1,7) RLLの変調規則に従った場合には、ビット(A,B) がとり得る値の組合せは、(0,0)、(1,0)、(0,1) のうちのいずれかとなる。2 ビットによるDS V制御コードを図10 (a) に示すビットA, B間に挿入する場合として、ビット(A,B) の値が(0,0) である場合に、DS V

制御種別として反転制御を行うためには、第2の条件を

満足するDSV制御コードのビットパターンとしては、図10(b)に示すように、[10]もしくは[01]が候補となる。例えばこの場合には、ビットA以前、もしくは、ビットB以降のビット列の状態として、最大で[00000]のように'0'が6回連続している可能性があるが、例えばビットA以前のビット列において'0'が6回連続しているとしても、DSV制御コードのビットパターンとして上記[10]を選択して挿入することで、'0'の連続回数は6回となって(1,7)RLLとしての(d,k)制限を守ることができる。同様にビットB以降のビット列において'0'が6回連続しているときには、DSV制御コードのビットパターンとして[01]を選択すれば第1の条件を満足する。このように、上記2つのビットパターン候補を適宜選択し

【0023】これに対して、非反転制御を行うためには、第2の条件を満足するDSV制御コードのビットパターンとしては [00] しか候補となり得ない。この場合、ビットA以前、もしくはビットB以降のビット列において'0'が6回連続している状態であると、挿入されたDSV制御コードを含めて'0'が8回以上連続することを避けられず、従って第1の条件を満たすことが

て挿入することで第1の条件が満足されて完全DSV制

御を行うことが可能となる。

できずに不完全DSV制御となる。

【0024】以下、同様に図10(b)に示すように、 ビット (A, B) の値が (1, 0) の場合において 反 転制御を行うためにはDSV制御コードのビットパター ンとして [01] を選択することで完全DSV制御が可 能となるのに対して、非反転制御を行うためにはDSV 制御コードのビットパターンとして第2の条件を守るに は[00] しか候補となり得ないため、ビットB以降の ビット列において'0'が6回以上連続している状態で は第1の条件が満たされずに不完全DSV制御となる。 同様に、ビット (A, B) の値が (0, 1) の場合にお いても、反転制御を行うためにはDSV制御コードのビ ットパターンとして [10] を選択することで完全DS V制御が可能となるのに対して、非反転制御を行うため には、第2の条件を満足するには [00] しか候補とな り得ないため、ビットA以前のビット列において'O' が6回以上連続している状態では不完全DSV制御とな る。

【0025】このように、DSV制御コードが2ビットである場合、非反転制御を行うためには、第2の条件を満足するDSV制御コードのビットパターンとして [00] しか候補となり得ない。このために、DSV制御コードが挿入されたRLL符号列においては、 '0'が 8回以上連続して (d, k) 制限が守られない可能性があることから、完全DSV制御は行われないことが理解される。

【0026】次にDSV制御コードが3ビットの場合に は次のようになる。先ず、ビット(A, B)の値が (0,0) のときに反転制御を行うためには、第2の条 件を満足するDSV制御コードのビットパターンとして [010] が候補となり、この場合には、ビットA以 前、もしくはビットB以降のビット列において'O'が 6回連続している状態であっても完全DSV制御が可能 となる。また、非反転制御を行うときには、DSV制御 コードのビットパターンとして「101」とすることで 第1の条件が満たされて完全DSV制御が可能となる。 【0027】また、ビット(A, B)の値が(1, 0) のときに反転制御を行うためには、第2の条件を満足す るDSV制御コードのビットパターンとして [001] を選択することで、ビットB以降のビット列において '0'が7回連続している状態であっても、第1の条件 は満たされ、完全DSV制御が可能となる。これに対し て、非反転制御を行うためには、第2の条件を満たすD SV制御コードのビットパターンの候補は〔000〕の みとなるが、ビットB以降のビット列において'O'が 5回以上連続したときには(d, k) 制限を守ることが できず、つまり第1の条件が満たされずに不完全DSV 制御となる。同様に、ビット(A,B)の値が(O, 1) の場合、反転制御を行うには、DSV制御コードの

ビットパターンとして [100] を用いれば、完全DS

V制御が可能となるのに対して、非反転制御を行うとき には、第2の条件を満たすDSV制御コードのビットパ ターンの候補は [000] のみとなり、やはり、ビット A以前のビット列において'O'が5回以上連続したと きには (d, k) 制限を守ることができずに不完全DS V制御となる。このように、DSV制御コードが3ビッ トの場合も完全DSV制御は実現されないことになる。 【0028】これに対してDSV制御コードが4ビット の場合には次のようになる。先ず、ビット(A、B)の 値が(0,0)の場合に反転制御を行うためには、第2 の条件を満足するDSV制御コードのビットパターンと して [0100] 又は [0010] が候補となる。この ビットパターンであれば、ビットA以前、もしくはビッ トB以降のビット列において'0'が6回連続している 状態であっても、上記 [0100] 又は [0010] の ビットパターンのいずれかを用いることで第1の条件は 満たされ、完全DSV制御が可能となる。また、非反転 制御を行うためには、DSV制御コードのビットパター ンとして [1001] を挿入することで第1の条件が満 20 たされて完全DSV制御が可能となる。また、ビット (A, B) の値が (1, 0) の場合に反転制御を行うた めには、DSV制御コードのビットパターンとして【O 001]を挿入することで、完全DSV制御が可能とな り、非反転制御を行うためには〔0101〕を挿入ずれ ば完全DSV制御が可能となる。さらに、ビット(Á、 B) の値が (0, 1) の場合に反転制御を行うために-は、DSV制御コードのビットパターンとして[100 0]を挿入することで、完全DSV制御が可能となり、 非反転制御を行うためには [1010] を挿入すれば完 全DSV制御が可能となる。このように、DSV制御コ ードが4ビットとされた場合には常に第1の条件を満た す完全DSV制御が可能となる。

【0029】これまでの説明から分かるように、(1,7) R L L 符号列に対して単に冗長ビットとしてのDS V制御コードを挿入するようにして常にDS V制御を行おうとした場合には、DS V制御コードは最小で4ビットが必要となることが理解される。なお、上記説明では、(1,7) R L L 符号列の場合を例に挙げたが、例えば他の(d,k) R L L 符号列においても、上記図 10による説明に準じてそれぞれ固有の(d,k) 制限に応じて完全DS V制御が可能なDS V制御コードの最小ビット数が求められることになる。この完全DS V制御が可能なDS V制御コードの最小ビット数が求められることになる。この完全DS V制御が可能なDS V制御コードの最小ビット数 B m i n は、B m i n = 2 × (d + 1) により与えることができる。

【0030】ここで、(d, k) R L L 符号列に対する D S V 制御コードの挿入間隔が同一の条件であるとすれ ば、(d, k) R L L 符号列に対して、完全 D S V 制御 が可能とされる最小ビット数((1, 7) R L L 符号の 50 場合であれば4 ビット)のD S V 制御コードを挿入じた 場合が最も低い冗長度を有することのできる限度となるのであるが、DSV制御コードは、(d, k) RLL符号列に対して所定区間ごとに挿入されるものである。このため、DSV制御を行うのに、完全DSVが可能な最小ビットによるDSV制御コードを単に冗長ビットとして挿入するようにしたとしても、(d, k) RLL符号列全体としての冗長度は相当なものとなるため、例えば高密度記録の観点からは不利となる。

【0031】そこで本発明では、(d, k)RLL符号列に対して挿入すべきDSV制御のための冗長ビットとして、上記完全DSV制御が可能な最小ビット数よりも少ないビット長が得られるようにして、DSV制御が行われた(d, k)RLL符号として更に低い冗長度が得られるように構成するものである。

【0032】 (3. 本実施の形態のDSV制御コード) <3-a.本実施の形態のDSV制御コードの概念>図 1 (a) には、DSV制御前の(1,7) RLL符号列 が示されている。本実施の形態においては、図1 (a) に示す(1,7) R L L 符号列における D S V 制御コー ドの挿入位置Pの直後3ビットを被置換ビット列BP2 として定義する。そして、DSV制御時においては、こ の被置換ビット列BP2を、後述する変換テーブルに基 づいて所要のビットパターンを有する6ビットのDSV 制御コードBP1に変換し、図1(b)に示すように、 上記DSV制御コードBP1を被置換ビット列BP2と 置き換えるようにして(1,7)RLL符号列に対して 挿入する。このようなDSV制御コードの挿入方法によ れば、DSV制御のために挿入される冗長ビットは3ビ ットとなる。これにより、例えば先に図りに示したよう にして4ビットの冗長ビット列をDSV制御コードとし て挿入する場合よりも、DSV制御が行われた(1, 7) RLL符号としての冗長度を低くすることが可能と なる。

【0033】なお、以降の説明にあたり、図1 (a)に示す (1,7) RLL符号列において、挿入位置Pの直前に位置するビットを直前参照ビットり t 1 といい、挿入位置Pの直後に位置するビットを直後参照ビットり t 2 といい、更に、挿入位置Pの直後に位置する 6 ビットにより形成されるビット列を参照ビット列BP3ということにする。これら直前参照ビットり t 1、直後参照ビットり t 2、参照ビット列BP3は、後述するようにして被置換ビット列BP2のビットパターンに対応して選択されるべきDSV制御コードのビットパターンを決定するのにあたり、必要に応じてそのビット内容が参照される。

【0034】<3-b. DSV制御コード変換テーブル >次に、本実施の形態の変換テーブルについて、上記図 1及び、図2~図4を参照して説明する。この変換テー ブルは、被置換ビット列BP2のビットパターンに対す るDSV制御コードBP1のビットパターンの対応を示 すテーブルであり、このテーブルを参照することによって、置換の対象となる被置換ビット列BP2に置き換わるDSV制御コードBP1のビットパターンを得ることができる。

【0035】図2は、本実施の形態のDSV制御コードの候補を示すものであり、ここでは前述した第2の条件を満足することのできるDSV制御コードが候補として挙げられている。つまり、DSV制御コード自体が

 (1, 7) RLL符号としての(d, k) 制限を守るこ
 10 とのできるビットパターンを有するものである。このような第2の条件を満足するビットパターンを有するDS V制御コードとしては、図2に示すように、No. 1の [000000]~No. 21の[101010]の2 1パターンが候補となることがわかる。

【0036】図3は、本実施の形態の変換テーブルの内 容を模式的に示している。以下、この変換テーブルの内 容について説明を行っていく。(1,7) R L L 符号列 における図1に示した3ビットの被置換ビット列BP2 としては、(1, 7) R L L 符号の(d, k) 制限に従 20 って、図3における最も左の列に示すように、 [00] 0], [001], [010], [100], [10 1]のうち何れかのビットパターンを取り得ることにな る。また、左から2番目の列にはDSV制御コードのビ ットパターンが示されており、これらのビットパターン は図2に示したNo. 1~No. 21の候補の中から選 択されている。左から3番目の列には非反転/反転の制 御種別が示されている。残る最も右の列には、後述する 直前参照ビットbt1、直後参照ビットbt2及び参照 ビット列BP3のうちの何れかの所要のビット内容の条 件が示されている。

【0037】先ず、被置換ビット列BP2が [000] の場合について考えた場合、DSV制御前の(1,7) RLL符号列における挿入位置Pの直前あるいは直後のビット内容として、 [0000] のパターンが発生する可能性があることになる。また、挿入位置Pの直前参照ビットして1あるいは直後参照ビットして2が '1' となる可能性がある。従って、非反転制御のときにはDSV制御コードとして、例えば、図2に示した候補の中から [001010] のビットパターンを選択し、このビットパターンを置換して挿入すれば、DSV制御コードBP1挿入後の(1,7) RLL符号列においては

"0"の最大連続数が7以内に納まるため、第1の条件を満たして完全DSV制御を行うことが可能になる。また、反転制御のときには[000100]のビットパターンを挿入すれば、同様にDSV制御コードBP1挿入後の(1,7)RLL符号列における"0"の最大連続数を7以内とすることができて第1の条件を満たした完全DSV制御が可能となる。従って、図2に示すように、被置換ビット列BP2が[000]の場合に、DSV制御コードは非反転制御の時には[001010]を

対応させ、反転制御の時には [000100] を対応させるものとする。

【0038】被置換ビット列BP2が〔001〕の場合 は、(1,7) RLL符号列における挿入位置Pの直前 ビット列では[00000]のパターンが発生し、直後 のビット列においては [000000] のパターンが 発生する可能性がある。また、直前参照ビットb t 1 が '1'である可能性がある。そこで、非反転制御のとき には、DSV制御コードとして [001001] のビッ トパターンを選択すれば第1の条件を満たすことが可能 となる。また、反転制御を行うときには、図1(a)に 示される直前参照ビットb t 1 及び参照ビット列BP3 のビット状態に応じて、DSV制御コードとして2種類 のビットパターンの何れか一方を選択する。ここで、被 置換ビット列BP2 [001] の場合の反転制御時にお いて、上記直前参照ビット b t 1が'1'で、かつ直後 参照ビット内において1つ以上'1'が存在する場合に は、例えばDSV制御コードとして [000010] の ビットパターンを選択すれば、DSV制御コード挿入後 の(1, 7) R L L 符号列においては'0'が7以上連 続することがなくなり、第1の条件を満たすことが可能 となる。そして、直前参照ビットbt1及び参照ビット 列BP3のビット状態が上記以外の場合には、DSV制 御コードとして[010101]を選択することによっ て第1の条件を満たすようにされる。

【0039】ところで、上記被置換ビット列BP2が [001] の場合においては、DSV制御コードとして [010101] のビットパターンのみを選択しても完全DSV制御が可能となるのであるが、直前参照ビット bt1及び参照ビット列BP3が上記のようなビット状態であるときに [000010] のビットパターンを選択するのは、次のような理由による。

【0040】図4 (a) には、被置換ビット列BP2を 含むDSV制御前の(1,7) RLL符号列が示されて いるが、仮に、このビット列に対して、[01010 1]のDSV制御コードを置き換え挿入することによっ てDSV制御を行ったとする。DSV制御後の(1, 7) R L L 符号列の状態としては図4(b) に示すよう になるが、図4(b)に示す符号列に対してNRZ1変 調を施した場合には、図4(c)に示す波形の符号が得 られることになる。図4 (c) に示すNRZ1変調符号 では、[010101]という'0'と'1'が交互と なるようなビットパターンに対して変調をかけたことに より、区間Aにおいて2Tの最小反転区間が連続して反。 転する現象が発生している。上記区間Aのように最小反 転区間が連続する現象は、例えば波形干渉等によるジッ ターを発生させる原因となる。このため、最小反転区間 が連続するような波形パターンはできるだけ避けること が好ましい。

【0041】そこで、本実施の形態のように、被置換ビ

A

ット列BP2の前後のビット状態を参照して、可能な場合には、例えば上記 [000010] のように '0' と '1' が交互に連続しない、つまり、できるだけ反転制御符号である '1' が少ないDSV制御コードのビットパターンを選択することで、2Tの最小反転区間が連続しないようにしている。例えば、図4(a)に示した(1,7) RLし符号列に対して、図4(d)に示すようにDSV制御コード [000010] を置き換え挿入した場合には、NRZ1変調符号は図4(e)に示す波形となるが、図4(e)に示す波形では最小反転区間は連続していないことが分かる。

【0042】図3にもどり、被置換ビット列BP2が [010] の場合について説明する。この場合には、

(1,7) RLL符号列における挿入位置Pの前後においては、[00000]のパターンが発生する可能性がある。従って、非反転時においては、DSV制御コードのビットパターンとして[010010]を選択すれば、置き換え挿入後の(1,7) RLL符号列においては、'0'の連続回数が7以内となって完全DSV制御20 が可能である。

【0043】これに対して、非反転制御時においては、直前参照ビットし t 1 と直後参照ビットし t 2 を参照し、そのビット状態に応じて3パターンのDSV制御コードを選択する。なお、直後参照ビットし t 2 は、図 1 (a)に示すように被置換ビット列BP2の直後に位置するビットである。先ず、直前参照ビットし t 1 がつって、かつ直後参照ビットし t 2 がつっつの場合には、被置換ビット列BP2の前後に [000000]のパターンが発生する可能性があることから、ここではDSV制御コードとして [100101]を選択する。これにより、DSV制御コードの置き換え挿入後の(1,7)RLL符号列の前後においては、「0」の連続が6回以内となって第1の条件を満たすことができる。

【0044】続いて、直前参照ビットbt1が'1'で、かつ直後参照ビットbt2が'0'の場合には、挿入位置Pの後ろに【000000】のパターンが発生する可能性があることになる。従って、ここではDSV制御コードとして【000001】のビットパターンを選択して第1の条件を満たすようにする。更に、直後参照40 ビットbt2が'1'である場合には、最も好ましいDSV制御コードビットパターンとして【010000】を選択する。これにより、第1の条件を満足するDSV制御を行うことが可能となる。

【0045】被置換ビット列BP2が [100] の場合には、(1,7) RLL符号列における挿入位置Pの直前において [000000] のパターンが発生する可能性があり、直後においては [00000] が発生する可能性がある。そこで、非反転制御時にはDSV制御コードとして [100100] のビットパターンを選択することで第1の条件を満足するようにする。これに対し

【0046】被置換ビット列BP2が[101]の場合には、(1,7)RLL符号列における挿入位置Pの前後において共に[000000]のパターンが発生する可能性がある。従って、非反転制御時にはDSV制御コードとして[10001]を選択することで、第1の条件を満足すると共に最小反転区間の連続回数を抑えるようにすることができる。また、反転制御時においてはDSV制御コードとして[101001]を選択することにより、第1の条件を満足すると共に最小反転区間の連続回数を抑えるようにされる。

【0047】本実施の形態では、上記図3に示した被置換ビット列BP2のビットパターンに対するDSV制御コードBP1のビットパターンの対応内容を変換テーブル5aとして用意する。そして、この変換テーブル5aとの内容に基づいて、逐次、(1,7)RLL符号列における被置換ビット列BP2に対して、適切なビットパターンのDSV制御コードを置き換え挿入するようにして 30 DSV制御を行う。

【0048】(4. エンコーダの構成及び信号処理動作)次に、図5及び図6を参照して、本実施の形態としてのエンコーダ及びその信号処理動作について説明する。図5は、本実施の形態のエンコーダの構成例を示すブロック図である。この図に示すエンコーダは、入力データに対して(1,7)RLL変調処理、DSV制御、及びNRZI変調のための信号処理が可能なように構成されている。

【0049】図5においては、入力データD1が(1, 40 7)RLLエンコーダ1に対して入力される。(1, 7)RLLエンコーダ1では、入力データD1について (1,7)RLL変調を施し、(1,7)RLL符号D 2としてシフトレジスタ2に対して供給する。シフトレ ジスタ2では、入力された(1,7)RLL符号D2に ついて所要のタイミングでシフトを行う。そして、この、 入力された(1,7)RLL符号D2のデータ列のうち から、被置換ビット列BP2、直前参照ビットbt1及 び参照ビット列BP3(直後参照ビットbt2を含む) の各データをデータD6としてDSV制御コード選択回 50

路5に供給する。また、DSV演算を行うのに必要となるDSV制御コード挿入位置P前後の所定ビット長のデータ列をDSV演算データD7としてDSV演算器6に供給する。また、後述するセレクタにおける6ビットのDSV制御コードの挿入タイミングに対応するように(1,7)RLL符号D2についてシフトを行って、(1,7)RLL符号D3としてセレクタ3に出力す

【0050】DSV制御コード選択回路5においては、 図3に示す内容の対応情報が格納された変換テーブル5 aが備えられている。このDSV制御コード選択回路5 に対しては、前述のように、シフトレジスタ2からデー タD6として、被置換ビット列BP2、直前参照ビット b t 1、及び参照ビット列BP3(直後参照ビットb t 2を含む)の情報が入力される。そこで、DSV制御コ ード選択回路5では、入力された被置換ビット列BP2 自体のビットパターンと、必要な場合には、直前参照ビ ツトbt1、参照ビット列BP3、直後参照ビットbt 2のうちの所要の情報を上記変換テーブル 5 a の内容と 照らし合わせる。これにより、入力された被置換ビット 列BP2に対応する非反転制御用と反転制御用の2つの DSV制御コードを選択して、これら選択されたDSV 制御コードをDSV演算器6に対してデータD8として 出力する。

【0051】タイミングジェネレータ7では、例えば (1,7) R L L エンコーダ1から入力された符号列に 基づいて、DS V 演算器6及びセレクタ3における処理 動作に必要とされるタイミング信号D9、D11を生成して出力する。

【0052】DSV演算器6においては、データD7と して入力されたDSV制御コード挿入位置P前後のデー タ列に対して、データD8として入力された非反転制御 用と反転制御用のDSV制御コードをそれぞれ挿入する ことにより、非反転制御用DSV制御コードが挿入され たDSV演算データDaと、反転制御用DSV制御コー ドが挿入されたDSV演算データDbの2つのDSV演 算データブロックを生成する。そして、これら2つのD SV演算データブロックに基づいてついてDSV値の演 算を行い、DSV値が小さい方のDSV演算データブロ 40 ックに挿入されていたDSV制御コードを、実際に (1, 7) RLL符号に挿入すべきDSV制御コードD 10として選択して、セレクタ3に出力する。上記のよ うなDSV演算器6における演算比較処理は、タイミン グジェネレータ7から供給されるタイミング信号D9に 基づいたタイミングにより実行される。

【0053】セレクタ3は、シフトレジスタ2から供給された(1, 7)RLL符号D3に対して、(1, 7)RLL符号D3における被置換ビット列BP2をDSV制御コードD10に置き換え挿入することにより、DSV制御が行われた(1, 7)RLL符号列D4を生成し

て出力する。上記(1,7)RLL符号列D4は、NR Zlエンコーダ4に供給されてNRZl変調処理が施された後に、記録データとして出力される。この記録データは、例えば所定種類のディスク状記録媒体に対して記録するための記録データとして利用されることになる。

録するための記録データとして利用されることになる。 【0054】図6は、上記図5に示した構成によるデーダの信号処理動作例を示すタイミングチャートであり、図5と同一のデータ、信号については同一符号を付している。例えば、図6(a)に示すタイミング及びビット列による入力データD1が(1,7)RLしエンコーダ1に入力されたとすると、(1,7)RLしエンコーダ1はこの入力データ列に対して(1,7)RLしエンコーダ1はこの入力データ列に対して(1,7)RLし符号D2を生成してシフトレジスタ2に出力する。シフトレジスタ2では、図6(b)に示す(1,7)RLし符号D2のうち、被置換ビット列BP2、直前参照ビットbt1及び参照ビット列BP3(直後参照

ビット b t 2を含む)をデータ D 6 としてビットパターン選択回路 5 に供給する。また、この場合には、例えば図 6 (b)に示す (1, 7) R L L 符号 D 2 における被置換ビット列 B P 2 の前後のビット列を、D S V 演算データ D 7 として D S V 演算器 6 に供給する。この図では、置換ビット列 B P 2 の前の 9 ビットによる「0 1 0 0 1 0 1 0 0]と、後ろの 9 ビットによる [1 0 0 0 1 0 1 0 0]が D S V 演算データ D 7 となる。また、図 6 (b)に示す (1, 7) R L L 符号 D 2 を、例えば図 6 (h)に示す タイミングとなるようにシフトして、

(1,7) R L L 符号 D 3 としてセレクタ 3 に出力する。図 6 (h) に示すデータ D 3 のシフトタイミングは、例えば D S V 演算 6 の処理時間に対応して設定される。

【0055】図6においては、被置換ビット列BP2のビットパターンは [000] である。そこで、ビットパターン選択回路5においては、内部に保持している変換テーブルの内容を参照して、被置換ビット列BP2[000]のビットパターンが対応するDSV制御コードのビットパターンを選択する。図3の変換テーブルによれば、この場合にはDSV制御コードのビットパターンとして、非反転制御のための [0001010] と反転制御のための [000100] が選択されることになる。

【0056】なお、上記のように被置換ビット列BP2のビットパターンが [000] である場合には、直前参照ビットり t 1、参照ビット列BP3、直後参照ビット b t 2は選択のための条件として利用しないで済むのであるが、例えば前述のように、被置換ビット列BP2が [001]、[010]、あるいは [100] の場合には、直前参照ビットb t 1、参照ビット列BP3、直後参照ビット b t 2のうちから必要に応じた条件を参照して反転制御のためのDSV制御コードのビットパターンを選択することになる。

18

【0057】上述のようにしてビットパターン選択回路 5によって選択されたDSV制御コードのビットパター ン [001010] (非反転制御) と、 [00010 0] (反転制御) は、データD8としてDSV演算器6 に入力される。この場合、DSV演算器6では、上記デ ータD8と、シフトレジスタ2から供給されたDSV演 算データD7とに基づいて、図6 (c)に示すDSV演 算ブロックDa及び図6(e)に示すDSV演算ブロッ クDcを生成する。DSV演算ブロックDaは、DSV 演算データD7に対して非反転制御のためのDSV制御 コード [001010] を挿入して生成したものであ り、DSV演算ブロックDcは、DSV演算データD7 に対して反転制御のためのDSV制御コード [0001 00〕を挿入して生成したものである。ここで、上記D SV演算ブロックDa、Dcのデータ列に対してNRZ I制御をかけた場合には、それぞれ図6(d)に示すN RZI符号列Dbと、図6(f)に示すNRZI符号列 Ddが得られることになる。DSV演算器6では、この ようにして得られるデータに基づいてDSV値を算出す 20 る。

【0058】DSV演算器6におけるDSV値の算出方 法は、例えば図6(g)に示すようにして行われる。先 ず、現在まで累積されたDSV値に対して、新たに供給 されたDSV演算データD7(ここではビット列「01 0010100]となる)による値を加算する。なお、 DSV値の演算は、図6(d), (f)に示すNRZI 変調時の符号列の極性に基づいて加算を行うものであ り、ここではNRZI変調符号列がHレベル ('1') の時に加算を行い、レレベル ('0') の時に減算を行 うものとされる。続いて、このDSV値の加算結果に対 して、非反転制御のDSV制御コードのビットパターン ([001010]) による値を加算したDSV値と、 反転制御のDSV制御コードのビットパターン(「00 0100])による値を加算したDSV値との2通りの DSV値を算出する。さらに、これら2通りのDSV値 に対して、次に供給されたDSV演算データD7 ([1 00010100]) による値を加算してDSV値を得

【0059】このようにしてDSV値を算出した結果、40 この場合には、図6(g)に示す非反転制御のDSV演算ブロックDaによるDSV値(実線)と、反転制御のDSV演算ブロックDbによるDSV値(波線)が得られることになる。この演算結果によると、非反転制御のDSV演算ブロックDaによるDSV値の方が小さな値となることが判断される。そこでこの場合、DSV演算器6は、図6(b)に示される被置換ビット列BP2 [000]に置き換え挿入すべきDSV制御コードとして、非反転制御のためのビットパターン [0010]を選択する。そして、このビットパターン [00150]を選択する。そして、このビットパターン [0015500]を選択する。そして、このビットパターン [0015500]をDSV制御コードD10としてセレクタ3に

出力する。なお、上記したDSV演算器6の動作は、図6(i)に示すタイミング信号D9に基づくタイミングにより行われるものとされる。

【0060】セレクタ3には、前述のように図6(h)に示す (1,7) RLL符号D3と、図6(j) に示す DSV制御コードD10と、図6(k) に示すタイミング信号D11が入力される。そして、セレクタ3は、図6(k) のタイミング信号D11がHレベルの期間においては、図6(h) に示す (1,7) RLL符号D3を選択してそのまま出力し、タイミング信号D11がLレベルの期間においては、DSV制御コードD10を選択して出力するように動作する。ここで、タイミング信号D11はタイミングジェネレータ7において、図6

(h) (j) (k) により示されるDSV制御コードD 10の挿入タイミングが実現されるように生成される信号である。これにより、セレクタ3から出力される

(1,7) RしL符号列D4としては、図6 (1) に示すように、被置換ビット列BP2がDSV制御コードD10に置き換わるようにして挿入されたものとなる。このようにしてDSV制御が行われた (1,7) RしL符号列D4では、DSV制御コードD10を含むその前後において前述した第1の条件が守られることにより、完全DSV制御が実現されていることになる。図6 (m)には、NRZIエンコーダにより上記 (1,7) Rしし符号列D4についてNRZI変調を施した符号列の波形が示されている。

【0061】(5. デコーダの構成及び信号処理動作)次に、本実施の形態によるDSV制御が行われた(1,・7)RLL符号列からDSV制御コードを除去して、もとの(1,7)RLL符号列に復元することのできるデコーダの構成について、図7及び図8を参照して説明する。図7は本実施の形態としてのデコーダの回路構成を示すブロック図であり、図8はデコーダの信号処理動作を示すタイミングチャートである。

【0062】例えば、所定種類のディスク状記録媒体に 対する再生動作により読み出された再生データD100 は、図7に示すNRZIデコーダ11に対して供給され る。NRZIデコーダ11は、例えば入力された再生デ ータD100を1ビット遅延させた遅延データD101 を出力する遅延器10aと、遅延データD101と再生 データD100について加算を行うことによりNRZI 復調された(1,7) RLL符号列D102を出力する 加算器10bを備えて構成される。なお、加算器10b では、実際には遅延データD101と再生データD10 OのEX-ORをとるように構成されている。例えば、 上記再生データD100が図8(a)に示す波形であっ た場合、遅延器10aにより再生データD100を1ビ ット遅延させた遅延データD101の波形は図8(b) に示され、また、NRZIデコーダ11によりNRZI 復調される(1,7) RLL符号列D102(加算器1 0 bの演算出力)は図8(c)に示される状態の符号列となる。この(1、7)R L L 符号列D 1 0 2 は、シフトレジスタ 1 2 に出力されると共に、例えばダイミングジェネレータ 1 6 に対して入力されて、後述するタイミング信号D 1 0 8 、D 1 0 9 を発生させるために用いられる

【0063】シフトレジスタ12は、後述するコードパターン選択回路15の動作に適合して設定された所定タイミングにより(1,7) RLL符号列D102をシフトし、(1,7) RLL符号列D103としてセレクタ13に出力する。この場合、(1,7) RLL符号列D103は、図8(c)に示す(1,7) RLL符号列D102に対して、図8(f)に示すタイミングにまでシフトされて出力されるものとする。また、シフトレジスタ12では、入力された(1,7) RLL符号列D102に含まれるDSV制御コード(BP1)を抜き出してDSV制御コードD106としてビットパターン選択回路15に供給する。この場合には、図8(c)に示す(1,7) RLL符号列D102において「001010]のビットパターンによるDSV制御コードD106がビットパターン選択回路15に供給される。

【0064】ビットパターン選択回路15は、図3に示したと同様の内容の変換テーブル15aを備えているものとされる。ただし、デコード時においては単にDSV制御コードを後述する置換ビット列BP2(エンコード時の被置換ビット列BP2と同等であるため、同一符号「BP2」を付すこととする)に置き換え挿入すればよく、エンコード時のように、反転時と非反転時の区別は不要であり、また、挿入位置前後の所定ビットあるいは不要であり、また、挿入位置前後の所定ビットあるいは不要であり、また、挿入位置前後の所定ビットあるいは不要であり、また、挿入位置前後の所定ビットあるいはで、ビットパターン選択回路15の変換テーブルの内容としては、DSV制御コードのビットパターンの対応が示されていればよい。つまり、図3における最も左の列に示される置換ビット列のビットパターンと、その左隣の列のDSV制御コードのビットパターンの内容が保持されていればよい。

【0065】そして、ビットパターン選択回路15では、変換テーブル15aを参照して、DSV制御コード40 [001010] に対応する置換ビット列BP2を選択する。図3によれば、DSV制御コード [001010] に対応する置換ビット列BP2のビットパターンとして、[000]を選択することになる。ビットパターン選択回路15には、例えば図8(e)に示すタイミングによりタイミングジェネレータ16からタイミング信号D108が供給されている。ビットパターン選択回路15は、上記タイミング信号D108のパルス出力タイミングに応答して、上述のようにして選択した [000] の3ビットパターンを置換ビット列D107として50発生してセレクタ13に出力する。

【0066】セレクタ13には、例えば図8 (f) に示 すシフトレジスタ12によりシフトされた(1,7)R しし符号列D103と、上記図8 (d) に示す3ビット の置換ビット列D107が入力され、また、図8 (g) に示すタイミング信号D109が入力される。タイミン グ信号D109は、置換ビット列D107の挿入タイミ ングに対応してHレベルとなる信号である。セレクタ1 3は、タイミング信号D109がLレベルの期間は、図 8 (f) の (1, 7) RLL符号列D103を出力し、 タイミング信号D109がHレベルの期間は図8(d) の置換ビット列D107を出力するように動作する。た だし、タイミング信号D109が日レベルからレレベル に反転した時点から3ビット長に対応する(1,7)R LL符号D103については、そのデータを捨てるよう に処理を実行する。これにより、セレクタ13からは例 えば図8(h)に示す(1,7)RLL符号列D104 が出力される。この(1,7) R L L 符号列 D 1 0 4 は、6ビットのDSV制御コードBP1に置き換えて、 DSV制御前の(1,7) RLL符号列を形成する3ビ ットの置換ビット列BP2を挿入したものである。つま り、DSV制御が解除された(1,7) RLL符号列で

【0067】上記(1,7) RLL符号列D104は、(1,7) RLLデコーダ14に供給されて(1,7) RLL復調処理が施され、出力データD105として出力される。例えば、図8(h)に示す(1,7) RLL符号列D104であれば、(1,7) RLLデコーダ14によって、図8(i)に示すビット列の出力データD105が得られることになる。この出力データは例えばこの後、図示しない信号処理回路に供給されて、所定フォーマットの時系列データとして処理される。

【0068】なお、上記実施の形態においては、被置換ビット列(置換ビット列)BP2を3ビットとし、DSV制御コードBP1を6ビットとした場合について説明したが、例えば4ビットの冗長ビットをDSV制御コードとして単に挿入する場合よりも低い冗長度が得られるのであれば、被置換ビット列(置換ビット列)BP2のビット数と、DSV制御コードBP1のビット数の関係は、任意に設定されて構わない。また、上記実施の形態では、(1、7)RLL符号に対してDSV制御を行う場合について説明したが、他の(d、k)制限による(1、7)RLL符号に対してDSV制御を行う場合にも、当然のこととして本発明を適用することが可能である。さらには、本発明は例えばNRZI変調の代わりにNRZ(Non ReturnTo Zero)変調が採用されることを前提とした場合に対応することも可能である。

[0069]

たビットパターンを有するm(ただしm>a)ビットのDSV制御コードに置き換え挿入するようにしてDSV制御を行うように構成しているが、これにより、DSV制御が施されたRLL符号として、(d, k)制限を守ったうえで、単にRLL符号列に対して冗長ビットとしてのDSV制御コードを挿入する場合よりも低い冗長度を得ることが可能になり、更に高密度記録化に有利となる。

【0070】また、上記のようにしてDSV制御が施されたRLL符号列についてDSV制御を解除するには、例えば上記DSV制御コードのビットパターンと、DSV制御前の元のデータを形成する置換ビット列(上記被置換ビット列と同等)のビットパターンの対応を示す変換テーブルを用意し、この変換テーブルを参照して選択されたビットパターンの置換ビット列をDSV制御コードと置き換えて挿入するように構成すれば、例えば特に複雑な処理を実行しなくともDSV制御前のRLL符号列を復元することができる。

【図面の簡単な説明】

⑦ 【図1】本発明の実施の形態のDSV制御コードの概念を示す説明図である。

【図2】本実施の形態においてDSV制御コードの候補となり得るビットパターンを示す説明図である。

【図3】本実施の形態の変換テーブルを示す説明図である。

【図4】同一(1,7)RLL符号列に対して挿入する DSV制御コードのビットパターンの相違によるNRZ 【変調符号の波形の相違を示す図である。

【図5】本実施の形態のエンコーダの構成を示すブロッ 30 ク図である。

【図 6】エンコーダの信号処理例を示すタイミングチャートである。

【図7】本実施の形態のデコーダの構成を示すブロック 図である。

【図8】デコーダの信号処理例を示すタイミングチャートである。図である。

【図9】 (1, 7) R L L 符号に対する D S V 制御方法 として、単に冗長ビットとしての D S V 制御コードを挿 入する場合を示す説明図である。

0 【図10】(1,7) RLLに対して挿入するDSV制 御コードのビット数と、完全DSV制御の可否との関係 を示す説明図である。


【符号の説明】

BP1 DSV制御コード、BP2 被置換ビットパターン、BP3 参照ビット列、bt1 直前参照ビット、bt2 直後参照ビット、1 (1,7) RLLエンコーダ、2,12 シフトレジスタ、3,13 セレクタ、4 NRZ Iエンコーダ、5,15 ビットパターン選択回路、5a,15a 変換テーブル、6 DS

NR Z I デコーダ、14 (1,7) R L L デコーダ

【図1】

図2]




No.	DSV制御コード 候補
1	000000
2	000001
3	000010
4	000100
5	000101
6	001000
7	001001
8	001010
9	010000
10	010001
11	010010
12	010100
13	010101
14	100000
15	100001
16	100010
17	100100
18	100101
19	101000
20	101001
21	101010

[図3]


被債券ピット列 (債券ピット列)	DSV制御コード	桐柳喬別	条件
000	001010	非反転	
000	000100	反転	
·	001001	非反転	
001	000010	反転	直前参照ビットが「1' かつ参照ビット列内に 1つ以上「1' がある
	010101	JK 114	上記以外
	010010	非反転	
0.10	100101	反転	直前参照ビットが「0」かつ、底後参照ビットが「0」
010	000001		直前参照ピットが'1'かつ、直接参照ピットが'0'
	010000		直後参照ピットが'1'
	100100	非反転	
100	100000	反転	直後参照ビットが・1・
	101010		直後参照ピットが「0」
1.0.1	100001	非反転	
101	101001	反転	

変換テーブル

[図4]




【図5】




エンコーダ


【図6】




【図7】



【図8】



【図9】



【図10】

(b)

Α	!	制御租別	DSV新舞コード (2ピット)	(d, k) 制限	DSV削御コード (3 ピット)	(d, k) 解限	DSV制御コード (4 ピット)	(d, k) 制限
	o	反帕	10	0	010	0	0100 (0010)	O
		非反転	0.0	×	101	O	1001	O
1	0	反転	0.1	0	001	0	0001	0
		非反転	0.0	×	000	х	0101	0
0	1	反転	1 0	0	100	0	1000	0
		非反転	0 0	×	000	×	1010	0